Family list

2 family member for: JP6232345

Derived from 1 application

ELECTROSTATIC BREAKDOWN PREVENTIVE CIRCUIT IN SEMICONDUCTOR DEVICE AND FORMATION THEREOF

Inventor: ANDO HIDEYUKI; KURACHI IKUO

Applicant: OKI ELECTRIC IND CO LTD

EC:

IPC: H01L27/04; H01L21/822; H01L27/04 (+2

Publication info: JP3128334B2 B2 - 2001-01-29

JP6232345 A - 1994-08-19

Data supplied from the esp@cenet database - Worldwide

Patent number: JP6232345
Publication date: 1994-08-19

Inventor: ANDO HIDEYUKI; KURACHI IKUO

Applicant: OKI ELECTRIC IND CO LTD

Classification:

- international: H01L27/04; H01L21/822; H01L27/04; H01L21/70;

(IPC1-7): H01L27/04

- european:

Application number: JP19920186989 19920714 Priority number(s): JP19920186989 19920714

Report a data error here

Abstract of JP6232345

PURPOSE:To provide an electrostatic breakdown preventive circuit in a semiconductor device of a structure, wherein while a sufficient resistance component of voltage drop to charge due to static electricity is kept, a wiring resistance in the whole circuit is made small and a reduction in a chip size is also made possible, and a method of forming the circuit. CONSTITUTION:A source/drain part 103 of an output transistor is formed on a silicon single crystal semiconductor substrate, then, contact holes 106, which make, a high-resistance wiring layer 104 connect with the part 103 of the transistor, are opened by a photolithography/etching technique and after that, the layer 104 is formed. Contact holes 105 are opened and an output pad 101 and an at aluminum wiring 102 are formed. The constituent elements to obtain a resistance of a voltage drop component as an electrostatic breakdown preventive circuit are the sheet resistivity of the layer 104, the diameters of the contact holes 105 and 106 and the interval between the contact holes 103 and 104 and these three elements are combined with one another.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-232345

(43)公開日 平成6年(1994)8月19日

(51) Int. C1. 5

識別記号

FΙ

H01L 27/04

H 8427-4M

審査請求 未請求 請求項の数2 OL (全3頁)


(21)出顧番号 特願平4-186989 (71)出顧人 000000295 沖電気工業株式会社東京都港区虎ノ門1丁目7番12号 (72)発明者 安藤 秀幸東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 (72)発明者 倉知 郁生東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 (74)代理人 弁理士 鈴木 敏明


(54) 【発明の名称】半導体デバイスにおける静電破壊防止回路およびその形成方法

(57)【要約】

【目的】 静電気による電荷に対しては充分な電圧降下の抵抗分を保ちつつ、回路全体の配線抵抗を小さくし、チップサイズの縮小も可能とした半導体デバイスにおける静電破壊防止回路およびその形成方法を提供すること。

【構成】 シリコン単結晶半導体基板上に、出カトランジスタのソース/ドレイン部103を形成し、次に、高抵抗配線層104とトランジスタのソース/ドレイン部103とを接続させるコンタクトホール106をホトリソグラフィー/エッチング技術により開孔し、その後、高抵抗配線層104を形成する。そして、コンタクトホール105を開孔し、出カパッド101及びアルミ配線102を形成する。静電破壊防止回路としての電圧降分の抵抗を得る構成要素としては、高抵抗配線層104のシート抵抗、コンタクトホール105、106の径、コンタクトホール103と104の間隔でありこれら3つの要素を組み合わせる。





許電磁協防止回路の実施例

【特許請求の範囲】

【請求項1】 出力端子に加わった静電気より内部回路 を保護する半導体デバイスにおける静電破壊防止回路に おいて、

出カトランジスタのソース/ドレイン部となる拡散層の 上に、第1のコンタクトホールを介して静電気による電 荷の電圧降下を行う高抵抗配線層を配置し、

前記高抵抗配線層の上に第2のコンタクトホールを介し て前記出力端子と接続される金属配線を配置したことを 特徴とする半導体デバイスにおける静電破壊防止回路。

【請求項2】 出力端子に加わった静電気より内部回路 を保護する半導体デバイスにおける静電破壊防止回路の 形成方法において、

トランジスタのソース/ドレイン部と高抵抗配線層を接 統する第1のコンタクトホールを形成する工程と、

前記高抵抗配線層と出力端子に連結する金属配線とを接 続する第2のコンタクトホールを形成する工程とを含

前記第1のコンタクトホールと第2のコンタクトホール とが互いに隣接し合うようにパターン形成されることを 20 特徴とする半導体デバイスにおける静電破壊防止回路の 形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は静電破壊防止回路、より 具体的には半導体デバイスにおける出力端子側に設けら れた保護回路に関する。

[0002]

【従来の技術】図2は従来の半導体デバイスにおける静 電破壊防止機能を有する出力保護回路の一構成例を示す 30 もので、(a) は平面図、(b) はその構成が理解しや すいように記載した断面図である。

【0003】同図において、符号1はアルミニウム合金 などで形成される出力パッド、符号2は出力端子とポリ シリコンなどで形成される高抵抗配線3とを結ぶコンタ クトホール、符号4はその高抵抗配線層3と出力トラン ジスタへとつながるアルミニウム配線 5 とを結ぶコンタ クトホール、符号7はそのアルミニウム配線5とN型も しくはP型の不純物拡散層で形成される入力トランジス タのソース/ドレイン部6を結ぶコンタクトホールであ 40 る。

【0004】図2(a), (b)の回路においては、出 カパッド部1に静電気による電荷が印加された場合には 出カトランジスタのソース・ドレイン間降伏により電流 が流れるが、高抵抗配線層3による電圧降下によって出 カトランジスタにかかるストレスを緩和させて、出カト ランジスタを保護するというものであった。

[0005]

【発明が解決しようとする課題】しかしながら、図2

ジスタのソース/ドレイン部6との間に高抵抗配線層3 が直列に接続されている。このため、高抵抗配線層3に よる配線抵抗分が大きくなり、デバイス全体の回路動作 スピードが遅くなるという問題があった。また、高抵抗 配線層3の占める面積が大きく、チップサイズの縮小化 の妨げになるという問題があった。

【0006】本発明はこのような配線抵抗が大きくなる 問題点とチップサイズの縮小化の妨げになるという問題 点を除去し、静電気による電荷に対しては充分な電圧降 10 下の抵抗分を保ちつつ、回路全体の配線抵抗を小さく し、チップサイズの縮小も可能とした半導体デバイスに おける静電破壊防止回路およびその形成方法を提供する ことを目的とする。

[0007]

【課題を解決するための手段および作用】本発明は上述 の課題を解決するために、出力パッドに加わった静電気 より内部回路を保護する半導体デバイスにおける静電破 壊防止回路は、出カトランジスタのソース/ドレイン部 となる拡散層の上に、第1のコンタクトホールを介して 静電気による電荷の電圧降下を行う高抵抗配線層を配置 し、高抵抗配線層の上に第2のコンタクトホールを介し て出力パッドと接続される金属配線を配置した。

【0008】また、本発明によれば、出力パッドに加わ った静電気より内部回路を保護する半導体デバイスにお ける静電破壊防止回路の形成方法は、トランジスタのソ ース/ドレイン部と高抵抗配線層を接続する第1のコン タクトホールを形成する工程と、高抵抗配線層と出力パ ッドに連結する金属配線とを接続する第2のコンタクト ホールを形成する工程とを含み、第1のコンタクトホー ルと第2のコンタクトホールとが互いに隣接し合うよう にパターン形成される。

【実施例】次に添付図面を参照して本発明による半導体 デバイスにおける静電破壊防止回路およびその形成方法 の実施例を詳細に説明する。

【0010】図1 (a), (b)は、静電破壊防止回路 の一実施例を示す平面図及びその概略断面図である。以 下、これら図を参照して本実施例を説明する。

【0011】まず、シリコン単結晶半導体基板上に、出 カトランジスタのソース/ドレイン部103となるN型 の不純物拡散層をヒ素などをイオン注入することにより 形成する。その後、常圧CVD法によりシリコン基板上 にSiO、膜を全面に生成させる。

【0012】次に、高抵抗配線層104とトランジスタ のソース/ドレイン部103とを接続させるコンタクト ホール106をホトリソグラフィー/エッチング技術に より開孔させる。

【0013】その後、例えば減圧CVD法によりポリシ リコンを堆積させてヒ素などのイオン注入を行い、この (a), (b)の回路では、出力パッド Lと出力トラン 50 ポリシリコン膜の抵抗を調整し、ホトリソグラフィー/

エッチング技術により高抵抗配線層104を形成する。 【0014】次に再び常圧CVD法により、SiO、膜 を堆積させる。その後、出力パッド101から続いてい るアルミ配線102と先述した髙抵抗配線層104とを 接続するコンタクトホール105をホトリソグラフィー /エッチング技術により開孔する。その後スパッタ法な どによりアルミニウムを堆積させ、ホトリソグラフィー /エッチング技術により出力パッド101及びアルミ配 線102を形成する。

抗を得る構成要素としては、(1)高抵抗配線層104 のシート抵抗、(2) コンタクトホール105, 106 の径、(3) コンタクトホール103と104の間隔で あり、これら3つの要素を適宜組み合わせて実現でき る。

【0016】なぜなら配線の抵抗Rは $R = \rho$: · L·W で定義される。この場合、上述した(1)がρς、

(2) がW、(3) がLに該当するからである。なお、 図1にLとWの関係を図示した。

【0017】コンタクトホール103及び104の組を 20 増やせばL, W, ρ s で決まる抵抗Rが、出力パッド101とトランジスタのソース/ドレイン部103の間で みるとそれだけ並列に入ることになり回路全体としては 配線抵抗が小さくなるという効果を生む。

【0018】またチップサイズの縮小化に関しては、図

【図1】

1 (a) と図2 (a) を比較して明らかなように、出力 パッド101とアルミ配線102の間に高抵抗配線層が 無いため、それだけ、パターンレイアウトを縮めること ができる。

[0019]

【発明の効果】このように本発明によれば、静電気によ る電荷の電圧降下に必要な高抵抗配線層を、アルミ配線 とトランジスタのソース/ドレイン部となる拡散層との 間に配置することにより、出力パッドからソース/ドレ 【0015】ここで従来の回路と同等な電圧降下分の抵 10 イン部までの抵抗がコンタクト間の配線抵抗の並列配置 により小さくなる。また、出力パッドとアルミ配線の間 に高抵抗配線層が不要となるため、回路の動作スピード が速くなり、かつチップ面積の縮小化が図れることが期 待できる。

【図面の簡単な説明】


【図1】本発明の半導体デバイスにおける静電破壊防止 回路の一実施例を示す平面及び断面。


【図2】従来の半導体デバイスの静電破壊防止回路であ

【符号の説明】


101	人刀パット
1 0 2	アルミ配線
103	トランジスタのソース/ドレイン部
1 0 4	高抵抗配線層
105, 106	コンタクトホール


【図2】





発育功能助止回路の実施例





来の許可破壊防止良益